"always_comb"结构是SystemVerilog中用于表示纯组合逻辑的代码块。不过，有时候可能需要在"always_comb"结构中推断一些其他的逻辑，例如时序逻辑。以下是一种解决方法：

1. 使用"always_ff"结构：可以将"always_comb"结构与"always_ff"结构结合使用，以实现混合逻辑。在"always_ff"结构中可以推断时序逻辑，而在"always_comb"结构中推断纯组合逻辑。示例代码如下：

always_ff @(posedge clk) begin
   // 时序逻辑
   if (reset) begin
      // 重置操作
   end else begin
      // 非重置状态的操作
   end
end

always_comb begin
   // 纯组合逻辑
   if (a && b) begin
      // 某些操作
   end
end

2. 使用变量进行状态控制：可以使用一个变量来控制是否要执行时序逻辑。这个变量可以由纯组合逻辑推断而来。示例代码如下：

reg enable;

always_comb begin
   // 纯组合逻辑
   if (a && b) begin
      enable = 1;
   end else begin
      enable = 0;
   end
end

always_ff @(posedge clk) begin
   // 时序逻辑
   if (reset) begin
      // 重置操作
   end else if (enable) begin
      // 非重置状态的操作
   end
end

这两种方法可以让你在"always_comb"结构中推断一些其他的逻辑，从而实现更复杂的逻辑功能。